• 专业师傅

  • 全国服务

  • 质量保障

欢迎进入啄木鸟问答频道,这里提供最专业的问答知识
搜索答案
我要提问

clr在verilog语言中是什么意思

4011人浏览 2023-08-30
我来答
    取消
    提交回答
7个回答
  • A337386961
    A337386961

    2023-08-30

    最优回答

    将d0以端口a来例化。

    0
  • zhaocumt
    zhaocumt

    2023-08-30

    这个是模块例化的语法。就是说,DE2_115_SOPC是你另外一个module块,然后你在这个module块里例化了(也可以理解为引用)。.avs_s1_export_DACLRC_to_the_audio(AUD_DACLRCK )是端口连接的声明,你去看DE2_115_SOPC这个module里会有avs_s1_export_DACLRC_to_the_audio这个端口,AUD_DACLRCK就是在例化时连接到这个端口的。

    回答:

    0
  • 441555265
    441555265

    2023-08-30

    随便你怎么定义的,FPGA里没有这规矩

    回答:

    0
  • f815265155
    f815265155

    2023-08-30

    这不是verilog的语法,应该是你程序里面定义的一个标志寄存器吧

    回答:

    0
  • BAO1181021
    BAO1181021

    2023-08-30

    这是模块之间接口连接

    回答:

    0
  • dsgsdgn
    dsgsdgn

    2023-08-30

    clear, 清除. 一般在D触发器上出现时表示复位(置0)的意思.

    回答:

    0
  • hkiqjh
    hkiqjh

    2023-08-30

    没有意思....这都是你自己定义的信号.....但是一般人会把复位信号,如楼上仁兄所说的写成clr。当然你也可以写成clear等等,习惯问题吧

    回答:

    0
推荐维修服务:若未解决您的问题,请您直接联系客服或拨打电话: 为你解忧
正规家庭维修哪家好?

·找啄木鸟家庭维修

·人才库累计注册数十万维修工程师

·信息严格加密,放心预约

·预约只需6秒快速完成!

请选择分类
      获取验证码
      维修服务推荐
      特别推荐

      友链交换:
      手机维修